This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

L6: 1 cf 1 350/2.

INVENTOR: KATSUHIRO KAWABUCHI

ASSIGNEE: TOSHIBA KK APPL NO: 58-158700

DATE FILED: Aug. 30, 1983 PATENT ABSTRACTS OF JAPAN

ABS GRP NO: E330

ABS VOL NO: Vol. 9, No. 178 ABS PUB DATE: Jul. 23, 1985

INT-CL: HØ1L 29*78

ABSTRACT:

PURPOSE: To improve the withstand voltage and to reduce the injection of hot carrier by providing reverse conductive type layers to source and drain on the surface layer of a channel forming region, and providing the same conductive type layer as an impurity density lower than source and drain between the layer and a substrate.

CONSTITUTION:n.sup. + Type source and drain 32a, 32b, and a gate electrode 34 are respectively formed on a pitype Si substrate 31 and a gate oxidized film 33. Further, a p type layer 36 is provided on a channel region, and an n type layer 35 is formed between a layer 36 and a substrate 31. In this construction, even if a gate voltage is raised, an n type channel is not generated at the layer 36, the channel is sealed by the layer 35 irrespective of the magnitude of a gate voltage, and operated in a buried channel type in the all range of the gate voltage. Accordingly, the withstand voltage can be improved, the injection of hot carrier can be reduced, and the mobility of the hot carrier can be increased, and these effects are very effective for microminiaturization of a semiconductor device.

257/403

的日本国特許庁(JP)

40 特許出職公開

①公開特許公報(A)

昭60-50960

@Int_Cl_4

量別立号

庁内整理番号

四公開 昭和60年(1985)3月22日

H 01 L 29/78

7377-5F

零査請求 未請求 発明の数 2 (全4頁)

半導体整置 母発明の名称

> 会特 爾 昭58-158700

●出 昭58(1983) 8月30日

の発 男

川崎市幸区小向東芝町 1 香地 東京芝浦電気株式会社総合

研究所内

株式会社東芝 கை

川崎市幸区堀川町72香地

外2名 弁理士 鈴江 武彦

1、見明の名称

(1)第1毎電型の平導体等級上に第2時電型の ソース・ドレインを持ち、ソース・ドレイン目の * ネル形成領域上にゲート絶難関を介してゲー ト電信を持つMOS型半導体装置において、共紀 チャネル形成領域の表面部に第1専電型の第1年 単体限を形成し、かつその下部に第2年常型の第 2 半導体機を形成してなることを特徴とする手順

(2)的配售1项指型以N型、的配集2项指型以 P型であり、前記第1半再体器は不移物としてヒ 黒モドーピングされたものであることを竹垣とす る特許請求の発回計1項記載の下導体製鋼。

(3) 第1時間型の下時体基値上に第2時間型の ソース・ドレインを作ち、ソース・ドレイン舞の チャネル型成績域とにゲート格性質を介してゲー ト電路を持つMOSや中央体装置において、美配 チャネル製成領域の表面部に第1専電型の第1年 遺体器を影成すると共に、その下部に第2項電型 の第2年頭外間を影成し、かつこの肌2半専外側 の下部に兼記基準より不義物類皮の高い第1等電 型の第3半導体器を形成してなることを背景とす

(4) 的记录 1 申偿型以外型、的记录 2 申零型以 鬼もドーピングされたものであることを特徴とす る物料組成の機能的3項記載の主導体装置。

3. 発明の詳細な説明

(発明の技術分野)

本見明は、难込みチャネル製造を有するMO S型半導体装置の改良に関する。

(発明の技術的背景とその問題点)

近年、集務問題の集務度の増大と共に果子の ヲ当意11の名品語にN[◆] 型のソース・ドレイン

州海町68-58968(2)

このような来子の数据化に係わる問題点を提 使する来子として、最近度込みチャネル管理型の MOSトランジスタが提案された。例えば、文献 <u>MOSトランジスタが提案された。例えば、文献</u> <u>CLEEE Transaction on Electron Devic</u> es, vol. ED-27, NOB, August 1514~15 20頁、1917年)。第2数はこの度込みチャネル管

遺壁のM O S トラングスタの菓子供達を示す新聞 誰である。P里基在21の表面器にソース・ドレ イン228.22bが邪境され、ソース・ドレイ ン228.220日のチャネル形成領域上にはゲ ート結構賞23を介してゲート電器24が形成さ れている。ここまでは昔1日の表皮と同様であり、 新たに上記テッネル部成領域にソース・ドレイン 228.220の不精物療食に比して十分低い癖 我のN里辛毒体器25が形成されている。この表 遠では、ON状態で電視の表質となるチャネルは チャネル形成領域の表面ではなく、N空半導体器 25内に撃成される。このようにチャネルが長期 より下層に形成されると、耐圧特性が向上し、ま たネットキャリアの姓入が起り聞くなる。さらに、 キャリアが表面改乱の影響を受け聞くなる。以上 のように埋込みチャネル型のMOSトラングスタ は養庸化にうってつけの養満であることが分る。

しかしながら、この間の質量にあっては次のような問題があった。すなわら、上述の数文で質 折されているように、確かにしさい簡単圧分近の

ゲート電圧では最込みチャネル要であるが、ゲート電圧が高くなり電機電圧に近付くにつれて表面 チャネル型に移行し、上記の度込みチャネル型の 特点が異雑してしまう。

(発明の目的)

本発明の目的は、ゲート電圧の高圧化に認識する理込みチャネル型MOSトランジステの表面チャネル型MOSトランジステの表面で 本ル型への部行を助止し、ゲート電圧の全義を関で増込みチャネル型で動作させることができていますの理解を提供し得る中華体質書を提供することにある。

(発明の概要)

Ì

本発明の骨子は、チャネル形成機能の表面限に ソース・ドレインと逆時電型の平原体器を形成する と共に、この平導体器と基礎との間にソース・ ドレインと間等電型でソース・ドレインよりも 特別機成の低い平導体器を形成し、増込みチャネ ル壁から表面チャネル学への特許を終ますること にある。 情記書2回に示した理込みチャネル型の場合をおしく検討すると、まずゲート電化を同意をした。 ト型領域25はゲート電低24との制度の たの型変化する。ゲート電圧をは使21との観点との を対したがある。クロ域を25とはできる。 が関係は25とはできるとはできる。 が対象をはなると、N型領域を25とはなる。 が対象をはなると、N型領域を25とはなる。 が対象をはなると、N型領域が表示。 すなわら、理込みチャネルの N型をがあるに ゲート電圧を上げていままの N型をが N型を がったない。チャネルが表面に で最も難しくなり、チャネルが表面に

このようなチャネルの表面への移行を防止するものとして本発明名等が収度研究を含むた結果、N型価値25の表面間を予めP型化しておけばよいことが分った。また、パンチスルー防止のため、N型価値に兼する最後のP型価値を部分的に不得物面度を再くする最近が特に表徴化に適していることも判明した。

本発明はこのような点に着目し、終1年常型の平等体基を上に第2番電型のソース・ドレインを持ち、ソース・ドレイン間のチャネル形成領域

(S) 03ce - 62 prace

上にゲート他及領を介してゲート電機を持つMO Sサマ単体装置において、最記チャネル形成機械 の表面がに終り申載型の第1年単体機を形成し、 かつその下がに終2単電型の第2年単体機を形成 するようにしたものである。

また本見明は、上記教諭のMOS型半導体装置において、負記チャネル形成機械の表面部に禁 1 増産型の限1 半導体限を形成すると共に、その下部に第2 専電型の第2 半導体器を形成し、かつこの第2 半導体器の下部に負記部領より不残物器度の高い第1 導理型の第3 半導体器を形成するようにしたものである。

(現明の効果)

本発明によれば、ゲート電圧の大小に向らず常に用込みチャネル型で動作させることができ、 別込みチャネル型の利点である耐圧の向上ネットキャリアの住人の低減及びモビリティの増加を報 付することができる。このため、MOS型半導体 気管の機能化に振めて名物である。

初3間は本発明の一支番側に集わるMOSト

ランダスタの数子の数を示す数量である。 図 1 (表面 2 に 2 を 3 2 に 3 3 に 3 2 に 3 3 に 3 に 3 3 に 3 3 に 3 3 に 3 3 に 3 3 に 3 3 に 3 3 に 3 3 に 3 3 に 3 3 に 3 に 3 3 に 3 3 に 3 3 に 3 3 に 3 3 に 3 3 に 3 3 に 3 3 に 3 3 に 3 3 に 3 に 3 3 に 3 3 に 3 3 に 3 3 に 3 3 に 3 3 に 3 3 に 3 3 に 3 3 に 3 3 に 3 に 3 3 に 3 3 に 3 3 に 3 3 に 3 3 に 3 3 に 3 3 に 3 3 に 3 3 に 3 3 に 3 に 3 3 に 3 3 に

このような資金であれば、ゲート電圧を売してもP型車導体器36にはN型のチャネルは生しないので、ゲート電圧の大小に寄らずチャルはN型車導体器35内に対じ込められる。従て、ゲート製作の中間で開込みチャネル型で

作させることができる。このため、前追した耐圧 肉上、ホットキャリア住人の低減及びモビリティ の増加等の効果が得られる。

羽4回(8)~(d)は他の食品产に係わる MOSトラングスタ製造工程を示す原義的である。 ます、第4回(a)に示す如く比低抗ち【Qaa】 のN型(100)シリコン基板41に周知の技術 を用いて菓子分離用絶数数47を形成する。続い て、熟蔵化技術を用いて伊さ300[人]のゲー ト酸化酶43を形成する。次いで、イオン住入技 術を用い、加速程圧100{KV}で毎長41の 表面にヒ系をイオン住入し、初4銭(b)に示す 切く 1. 空半導体質(引1の半導体層) 4.6 を形成 する。ここで不美物としてヒ森を用いた現由は、 ヒ系の急値なプロファイルによってチャネルの長 画!ゃさん先を完全に抑えることにある。終いて、 加速推任601KV)でポロンをイオン非入し、 ソース・ドレインよりも不特殊調度の低いPVT 遺仏園(見つの中遺仏器)45年製成する。その 機、加速電圧250(KV)でリンセイオン姓人

し、基板41よりも不積物面皮の高い N 型率体質(第3の平導体質)48を形成する。次い部4額(C)に示す如く全面にP型多格品シリン酸を被看し、これをパターニングしてゲート様44を形成する。次いで、第4間(d)に関(C)の矢提AーA新麗を示す如く、イオン社技術を用いてソース・ドレイン42a。42b自己整合的に形成する。これ以降は、周知の技を用いて顕微的推測及びアルミニウム配権限を成することによってMOSトランジスタが完成ることになる。

かくして形成されたMOSトランクスタにいて、ゲート電圧をO(V)から電源電圧の5 {V}まで変化させてもチャネルを提込み型に 持することができ、前記第2回のトランジスタ 比べて耐圧、ホットキャリアの住入及びモビリィについても好略異を得ることができた。つま 先に説明した実施例と同様な効果が得られる。 た、本実施例ではN 型甲導体制48を設けて るので、パンチスルー防止にも情報がある。--

神殿町 RB- 58968(4)

なお、本見明は上述した名賞議例に限定されるものではない。例えば、前記第1万里第3の半導体限の原序や不利物環度等の条件は、仕様に応じて適宜定のればよい。また、本元明での「MOS」 明達は、ゲートが発験として変化調准外の助験機を用いた場合も含むことは知識のことである。 4、関係の簡単な説明

31…P型シリコン番板、32a、32b… N 型ソース・ドレイン、33、43ーゲート型 化限、34、44…ゲート電板、35…N型半導 体限(第2の半導体器)、36…P型半導体器 (第1の半場体器)、41…N型シリコン基板、 42m, 42bmP 型ソース・ドレイン、45mP型率導体器(第2の平導体験)、46mN型平導体器(第1の平導体器)、47m余子分解所 ・ 10mm に 10mm で 10mm に 10mm に

出租人代理人 会理士 美江底森



